Intel Accelerator Functional Unit Simulation Environment Кіраўніцтва карыстальніка

Праграмнае забеспячэнне для мадэлявання функцыянальнага блока
Кіраўніцтва карыстальніка

Аб гэтым дакуменце

Гэты дакумент апісвае, як мадэляваць asample Функцыянальны блок паскаральніка (AFU) з выкарыстаннем Intel
Асяроддзе мадэлявання асяроддзя функцыянальнага блока паскаральніка (AFU) (ASE). Звярніцеся да Кіраўніцтва карыстальніка па асяроддзі мадэлявання (ASE) функцыянальнага блока паскаральніка Intel (AFU), каб атрымаць падрабязную інфармацыю аб магчымасцях і ўнутранай архітэктуры ASE.
Асяроддзе мадэлявання функцыянальнага блока паскаральніка Intel (AFU) (ASE) - гэта асяроддзе сумеснага мадэлявання апаратнага і праграмнага забеспячэння для любой карты паскарэння Intel FPGA Programmable® (Intel FPGA PAC). Гэта праграмнае асяроддзе сумеснага мадэлявання ў цяперашні час падтрымлівае наступныя Intel FPGA PAC: 10 GX FPGA

• Праграмуемая карта паскарэння Intel FPGA D5005
• Праграмуемая карта паскарэння Intel з Intel Arria®
  ASE забяспечвае транзакцыйную мадэль для пратаколу Core Cache Interface (CCI-P) і мадэль памяці для лакальнай памяці, падключанай да FPGA.
  ASE таксама правярае адпаведнасць функцыянальнага блока паскаральніка (AFU) наступным пратаколам і API:
• Спецыфікацыя пратаколу CCI-P
• Авалон
  Спецыфікацыя інтэрфейсу адлюстравання памяці (Avalon-MM).
• Адкрыты праграмуемы механізм паскарэння (OPAE)®

Табліца 1. Стэк паскарэння для працэсара Intel Xeon® з FPGA Гласарый

Звязаная інфармацыя
Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Кіраўніцтва карыстальніка

Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.
*Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.
ISO 9001:2015 зарэгістраваны

Сістэмныя патрабаванні

Вось сістэмныя патрабаванні да асяроддзя мадэлявання функцыянальнага блока паскаральніка Intel (AFU) (ASE):

• 64-бітная аперацыйная сістэма Linux. Гэты выпуск праверыў наступныя аперацыйныя сістэмы:
  — Для Intel FPGA PAC D5005:
• RHEL 7.6 з ядром 3.10.0-957
  — Для Intel PAC з Intel Arria 10 GX FPGA:
• RHEL 7.6 з ядром 3.10.0-957
• Ubuntu 18.04 з ядром 4.15
• Адзін з наступных сімулятараў:
  — 64-разрадны сімулятар Synopsys* VCS-MX-2016.06-SP2-1 RTL
  — 64-бітны Mentor Graphics* Modelsim SE Simulator (Версія 10.5c)
  — 64-бітная графіка Mentor Simulator QuestaSim (Версія 10.5c)
• Кампілятар C: GCC 4.7.0 або вышэй
• CMake: версія 2.8.12 або вышэй
• Бібліятэка GNU C: версія 2.17 або вышэй
• Python: версія 2.7
• Версія праграмнага забеспячэння Intel Quartus® Prime Pro Edition 19.2 (1)

Настройка навакольнага асяроддзя

Вы павінны наладзіць асяроддзе мадэлявання і ўсталяваць праграмнае забеспячэнне OPAE перад запускам ASE.

1. Усталюйце наступныя зменныя асяроддзя для праграмнага забеспячэння мадэлявання:
   • Для VCS:
   $ экспартаваць VCS_HOME=
   $export PATH=$VCS_HOME/bin:$PATH
   Структура каталога ўстаноўкі VCS выглядае наступным чынам:
   Пераканайцеся, што ваша сістэма мае сапраўдную ліцэнзію VCS.
   • Для Modelsim SE/QuestaSim:
   $ экспарт MTI_HOME=
   $ экспарт PATH=$MTI_HOME/linux_x86_64/:$MTI_HOME/bin/:$PATH
   Структура каталога ўстаноўкі Modelsim/Questa наступная:
   Пераканайцеся, што ваша сістэма мае сапраўдную ліцэнзію Modelsim SE/QuestaSim.
   • Для Intel Quartus Prime Pro Edition:
   $ экспарт QUARTUS_HOME=
   Структура каталога ўстаноўкі Intel Quartus Prime выглядае наступным чынам:
   Дадайце зменную асяроддзя, каб праверыць ліцэнзію Modelsim:
   $ экспарт MGLS_LICENSE_FILE=
2. Экспарт:
   $ экспарт LM_LICENSE_FILE=
3.  Распакуйце архіў часу выканання file, а таксама ўсталяваць бібліятэкі OPAE, двайковыя файлы, уключаючы files і бібліятэкі ASE, як апісана ў раздзеле: Усталёўка праграмнага пакета OPAE у адпаведным Кароткім кіраўніцтве карыстальніка Intel Acceleration Stack для вашага Intel FPGA PAC.

Ваша асяроддзе павінна быць правільна наладжана для канфігурацыі і стварэння AFU. У прыватнасці, вы павінны правільна ўсталяваць OPAE Software Development Kit (SDK). Скрыпты OPAE SDK павінны знаходзіцца ў PATH і ўключаць files і бібліятэкі, якія павінны быць даступныя для кампілятара C. Акрамя таго, вы павінны пераканацца, што ўсталявана зменная асяроддзя OPAE_PLATFORM_ROOT. Для атрымання дадатковай інфармацыі звярніцеся да Усталёўка праграмнага пакета OPAE.
Каб пераканацца, што OPAE SDK і ASE правільна ўсталяваны ў абалонцы, пацвердзіце, што ваш PATH уключае afu_sim_setup. Afu_sim_setup павінен знаходзіцца ў каталогу /usr/bin або ў калі вы стварылі OPAE з зыходнага кода files.

Звязаная інфармацыя

• Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Кіраўніцтва карыстальніка
• Устаноўка праграмнага пакета OPAE
  Для Intel PAC з Intel Arria 10 GX FPGA.
• Усталёўка праграмнага пакета OPAE для Intel FPGA PAC D5005.

Імітацыя hello_afu ў рэжыме кліент-сервер

Былы hello_afuample - гэта просты шаблон AFU, які дэманструе асноўны інтэрфейс CCI-P. RTL задавальняе мінімальным патрабаванням AFU, рэагуючы на ​​адлюстраванне памяці ўводу-вываду для вяртання загалоўка функцыі прылады і UUID AFU.
Малюнак 1. Дрэва каталогаў hello_afu

Заўвага:
Гэты дакумент выкарыстоўваеample> спасылацца на эксample каталог дызайну, напрыклад hello_afu на малюнку вышэй.
Праграмнае забеспячэнне дэманструе мінімальныя патрабаванні для падлучэння да FPGA з дапамогай OPAE. RTL дэманструе мінімальныя патрабаванні для задавальнення драйвера OPAE і hello_afu exampпраграмнае забеспячэнне.
filelist.txt вызначае files для мадэлявання і сінтэзу RTL.
Для паспяховай канфігурацыі і зборкі AFU samples, ваша асяроддзе павінна быць наладжана правільна, як апісана ў раздзеле Наладжванне асяроддзя.

Звязаная інфармацыя

• Intel Accelerator Functional Unit (AFU) Simulation Environment (ASE) Кіраўніцтва карыстальніка
• Настройка асяроддзя на старонцы 5

Распрацоўка AFU з OPAE SDK
У кіраўніцтве распрацоўшчыка функцыянальнага блока паскаральніка (AFU).

4.1. Мадэляванне ў рэжыме кліент-сервер

Наступны выпрample flow прадстаўляе асноўныя скрыпты ASE. Вы можаце мадэляваць усе exampфайлы з ASE, акрамя eth_e2e_e10 і eth_e2e_e40.
Мадэляванне патрабуе двух праграмных працэсаў: адзін працэс для мадэлявання RTL і другі працэс для запуску падключанага праграмнага забеспячэння. Каб стварыць асяроддзе мадэлявання RTL, запусціце наступнае ў $OPAE_PLATFORM_ROOT/hw/samples/hello_afu:
$ afu_sim_setup –крыніца hw/rtl/filelist.txt build_sim
Гэтая каманда стварае асяроддзе ASE ў падкаталогу build_sim.
Каб пабудаваць і запусціць сімулятар:
$ cd build_sim
$ зрабіць
$ зрабіць сім
Сімулятар друкуе паведамленне, што ён гатовы да мадэлявання. Ён таксама друкуе паведамленне з просьбай усталяваць зменную асяроддзя ASE_WORKDIR.
Адкрыйце іншую абалонку для праграмнага мадэлявання. Вы павінны ўсталяваць зменную асяроддзя OPAE_PLATFORM_ROOT.
Каб сабраць і запусціць праграмнае забеспячэнне ў новай абалонцы:
$ cd $OPAE_PLATFORM_ROOT
$ экспарт ASE_WORKDIR=$OPAE_PLATFORM_ROOT/hw/samples/hello_afu/build_sim/work
$ cd $OPAE_PLATFORM_ROOT/hw/samples/hello_afu/sw
$ зрабіць чыстым
$ зрабіць USE_ASE=1
$ ./hello_afu

Заўвага:
Канкрэтнае імя шляху для ASE_WORKDIR можа адрознівацца. Выкарыстоўвайце імя шляху, прадстаўленае падказкай сімулятара.
Праграмнае забеспячэнне і сімулятар запускаюцца, запісваюць транзакцыі і выходзяць.

4.1.1. Журнал мадэлявання Files
Рабочы каталог мадэлявання захоўвае форму хвалі, транзакцыі CCI-P і журнал мадэлявання files.
Выканайце наступныя дзеянні, каб view база дадзеных сігналу:

1. Перайдзіце ў каталог, у якім вы выканалі каманду make sim.
2. Тып:
   $ зрабіць хвалю
   Каманда make wave выклікае форму хвалі viewэ.

4.1.2. Дэкларацыі па дызайне
Наступнае file і каталогі вызначаюць мадэляванне AFU:

• $OPAE_PLATFORM_ROOT/hw/sampлес/ample>/hw/rtl/filelist.txt вызначае крыніцы RTL.
• <AFU выпрample> гэта выклample каталог, як паказана на малюнку дрэва каталогаў hello_afu.
• filelist.txt пералічвае SystemVerilog, VHDL і AFU JavaScript Object Notation (.json) file.
• AFU .json апісвае інтэрфейсы, неабходныя AFU. Ён таксама ўключае UUID для ідэнтыфікацыі AFU пасля загрузкі ў FPGA.
• hw/rtl/hello_afu.json вызначае ccip_std_afu як інтэрфейс верхняга ўзроўню, усталяваўшы для afu-top-interface значэнне ccip_std_afu. ccip_std_afu - гэта базавы інтэрфейс CCI-P, уключаючы тактавыя сігналы, скід і структуры CCI-P TX і RX. Больш прасунуты эксamples вызначаюць іншыя параметры інтэрфейсу.
• .json file абвяшчае AFU UUID. Скрыпт OPAE стварае UUID. RTL загружае UUID з afu_json_info.vh.
• sw/Makefile стварае afu_json_info.h. Праграмнае забеспячэнне загружае UUID з afu_json_info.h.

4.1.3. Пошук і ліквідацыю непаладак мадэлявання кліент-сервер
Калі каманда afu_sim_setup не выконваецца, пацвердзіце, што:

• afu_sim_setup знаходзіцца на вашым PATH. afu_sim_setup павінен знаходзіцца ў /usr/bin або ў калі вы стварылі OPAE з зыходнага кода files.
• У вас усталяваны Python версіі 2.7 або вышэй.

Калі вы не можаце пабудаваць і запусціць сімулятар, хутчэй за ўсё, вы няправільна ўсталявалі інструмент мадэлявання RTL.
Калі вы спрабуеце сабраць і запусціць праграмнае забеспячэнне, калі вы бачыце паведамленне «Памылка пераліку AFC», значыць, вы прапусцілі параметр USE_ASE=1 у камандным радку make. Праграмнае забеспячэнне шукае фізічную прыладу FPGA. Каб аднавіць, паўтарыце крокі з каманды make clean.

AFU Exampлес

Табліца 2.
AFU Exampлес
Кожны AFU example змяшчае падрабязную README file, забяспечваючы апісанне працы і нататкі аб тым, як мадэляваць канструкцыю. Для поўнага разумення працэсу мадэлявання паўторнаview README file у кожным AFU exampле.

Звязаная інфармацыя

• Кіраўніцтва карыстальніка функцыянальнага блока паскаральніка DMA (AFU).
  Для атрымання інфармацыі аб тым, як скампіляваць і выканаць dma_afu на вашым Intel PAC з Intel Arria 10 GX FPGA.
• Кіраўніцтва карыстальніка па функцыянальным блоку паскаральніка DMA (AFU).
  Для атрымання інфармацыі аб тым, як скампіляваць і выканаць streaming_dma_afu на вашым Intel PAC з Intel Arria 10 GX FPGA.
• Кіраўніцтва карыстальніка функцыянальнага блока паскаральніка DMA: праграмуемая карта паскарэння Intel FPGA D5005
  Для атрымання інфармацыі аб тым, як скампіляваць і выканаць dma_afu на вашым Intel FPGA PAC D5005.
• Кіраўніцтва карыстальніка функцыянальнага блока паскаральніка струменевай перадачы DMA: праграмуемая карта паскарэння Intel FPGA D5005
  Для атрымання інфармацыі аб тым, як скампіляваць і выканаць dma_afu на вашым Intel FPGA PAC D5005.

Ліквідацыю непаладак

Калі падчас мадэлявання з'яўляецца наступная памылка, выпраўце яе, выканаўшы наступныя дзеянні.
Паведамленне пра памылку
# [SIM] Экземпляр ASE, верагодна, усё яшчэ працуе ў бягучым каталогу!
# [SIM] Праверце PID 28816
# [SIM] Мадэляванне выйдзе... вы можаце выкарыстоўваць SIGKILL, каб спыніць працэс сімуляцыі.
# [SIM] Таксама праверце, ці .ase_ready.pid file выдаляецца перад працягам. Рашэнне

1. Увядзіце kill ase_simv, каб спыніць працэсы мадэлявання зомбі і выдаліць усе часовыя fileз-за няўдалых працэсаў мадэлявання або блакіроўкі.
2. Выдаліце ​​.ase_ready.pid file, знойдзены ў каталогу $ASE_WORKDIR.

Архівы інструкцыі па хуткаму запуску ASE

Гісторыя версій дакумента для Кароткага кіраўніцтва карыстальніка ASE

683200 | 2020.03.06
Адправіць водгук