Змест
схаваць
Эталонны дызайн дэкодэра intel Erasure Decoder
Абноўлена для Intel® Quartus® Prime Design Suite: 17.0
ID: 683099
Версія: 2017.05.02
Аб эталонным дызайне дэкодэра Erasure
- Дэкодэр Erasure - гэта асаблівы тып дэкодэра Рыда-Саламона, які выкарыстоўвае небінарны, цыклічны, лінейны блочны код выпраўлення памылак.
- У дэкодэры Рыда-Саламона з магчымасцю дэкадавання сціранняў колькасць памылак (E) і сціранняў (E'), якія вы можаце выправіць, складае: n – k = 2E + E'
- Дзе n - даўжыня блока, а k - даўжыня паведамлення (nk роўна колькасці сімвалаў цотнасці).
- Дэкодэр сцірання ўлічвае толькі сціранні, таму магчымасць выпраўлення можа дасягаць максімуму, зададзенага nk. Дэкодэр атрымлівае ў якасці ўваходных дадзеных месцы сцірання, якія звычайна прадастаўляюцца дэмадулятарам у сістэме кадавання, што можа пазначаць пэўныя атрыманыя кодавыя сімвалы як ненадзейныя. Канструкцыя не павінна перавышаць магчымасці карэкцыі сцірання. Дызайн разглядае сімвалы, якія ён паказвае, як сціранне як нулявое значэнне.
Асаблівасці
- Накіравана на прылады Stratix® 10
- Выпраўляе сціранні
- Паралельная праца
- Кіраванне патокам
Функцыянальнае апісанне дэкодэра Erasure
- Дэкодэр сцірання не выпраўляе памылкі, а толькі сцірае. Гэта дазваляе пазбегнуць складанасцей пошуку месцаў памылак, што патрабуецца для дэкадавання Рыда-Саламона.
- Алгарытм праектавання і архітэктура адрозніваюцца ад дэкодэра Рыда-Саламона. Дэкадаванне сціраннем - гэта форма кадавання. Ён спрабуе запоўніць уваход сімваламі p=nk для фарміравання сапраўднага кодавага слова, выконваючы ўраўненні цотнасці. Матрыца цотнасці і матрыца генератара вызначаюць ураўненні цотнасці.
- Дызайн працуе толькі з невялікімі кодамі Рыда-Саламона, такімі як RS(14,10), RS(16,12), RS(12,8) або RS(10,6). Для невялікай колькасці сімвалаў цотнасці (p < k) выкарыстоўвайце гэты дызайн; для вялікай колькасці сімвалаў цотнасці (p > kp) варта выкарыстоўваць генератарную матрыцу.
- Шаблон сцірання (прадстаўлены ўводам in_era шырынёй n біт) звяртаецца да ПЗУ, дзе ў канструкцыі захоўваюцца субматрыцы цотнасці. Дызайн мае толькі np = n! к! n − k ! магчымыя ўзоры сцірання. Такім чынам, у канструкцыі выкарыстоўваецца модуль сціску адрасоў.
- Канструкцыя кадуе адрас з колькасцю адрасоў, якія меншыя за адрас і маюць усталяваныя роўна р біт.
- Дэкодэр сцірання атрымлівае на ўваход любую хуткасць уваходных сімвалаў, аж да агульнай даўжыні блока n за цыкл для максімальнай прапускной здольнасці. Вы можаце наладзіць паралелізм і колькасць каналаў, так што дызайн памнажае ўваходныя сімвалы на колькасць паралельных каналаў, якія адпавядаюць розным кодавым словам, якія паступаюць адначасова.
- Дэкодэр сцірання стварае поўнае дэкадаванае кодавае слова, уключаючы кантрольныя сімвалы, за адзін цыкл (некалькі кодавых слоў для некалькіх каналаў).
Уваходны буфер дазваляе мець колькасць паралельных сімвалаў на канал менш агульнай даўжыні блока (n). Intel рэкамендуе вам выкарыстоўваць прапускную здольнасць уводу, калі паралелізм не залежыць ад патрабаванняў вашага інтэрфейсу.
Асноўныя IP-параметры дэкодэра Erasure
| Параметр | Прававыя каштоўнасці | Значэнне па змаўчанні | Апісанне |
| Колькасць каналаў | 1 да 16 | 1 | Колькасць уваходных каналаў (C) у працэсе. |
| Колькасць біт на сімвал | 3 да 12 | 4 | Колькасць біт на сімвал (M). |
| Колькасць сімвалаў у кодавым слове | 1 да 2M–1 | 14 | Агульная колькасць сімвалаў на кодавае слова (N). |
| Колькасць кантрольных знакаў на кодавае слова | 1 да N–1 | 4 | Колькасць кантрольных сімвалаў на кодавае слова (R). |
| Колькасць паралельных сімвалаў на канал | 1 да N | 14 | Колькасць сімвалаў, якія паступаюць паралельна на ўваход для кожнага кодавага слова (ПАР) |
| Палявы паліном | Любы сапраўдны паліном | 19 | Задае прымітыўны мнагачлен, які вызначае поле Галуа. |
Інтэрфейсы і сігналы дэкодэра Erasure
- Інтэрфейс Avalon-ST падтрымлівае зваротны ціск, які з'яўляецца механізмам кіравання патокам, дзе прыёмнік можа паказаць крыніцы спыніць адпраўку даных.
- Затрымка гатоўнасці на ўваходным інтэрфейсе Avalon-ST роўная 0; колькасць сімвалаў на такт фіксавана роўная 1.
- Інтэрфейсы гадзінніка і скіду кіруюць або прымаюць сігнал тактавання і скіду для сінхранізацыі інтэрфейсаў Avalon-ST.
Інтэрфейсы Avalon-ST у IP-ядрах DSP
- Інтэрфейсы Avalon-ST вызначаюць стандартны, гнуткі і модульны пратакол для перадачы даных ад інтэрфейсу крыніцы да інтэрфейсу прыёмніка.
- Уваходным інтэрфейсам з'яўляецца прыёмнік Avalon-ST, а выхадным інтэрфейсам з'яўляецца крыніца Avalon-ST. Інтэрфейс Avalon-ST падтрымлівае перадачу пакетаў з чаргаваннем пакетаў па некалькіх каналах.
- Сігналы інтэрфейсу Avalon-ST могуць апісваць традыцыйныя струменевыя інтэрфейсы, якія падтрымліваюць asinпаток дадзеных без ведання каналаў або межаў пакетаў. Такія інтэрфейсы звычайна ўтрымліваюць сігналы дадзеных, гатоўнасці і сапраўдных сігналаў. Інтэрфейсы Avalon-ST таксама могуць падтрымліваць больш складаныя пратаколы для пакетнай перадачы і перадачы пакетаў з перамяжоўваннем пакетаў па некалькіх каналах. Інтэрфейс Avalon-ST уласціва сінхранізуе шматканальныя канструкцыі, што дазваляе дасягнуць эфектыўных, часавых мультыплексных рэалізацый без неабходнасці ўкараняць складаную логіку кіравання.
- Інтэрфейсы Avalon-ST падтрымліваюць зваротны ціск, які ўяўляе сабой механізм кіравання патокам, пры якім прыёмнік можа сігналізаваць крыніцы спыніць адпраўку даных. Прыёмнік звычайна выкарыстоўвае зваротны ціск, каб спыніць паток даных, калі яго буферы FIFO запоўненыя або калі на выхадзе ўзнікае перагрузка.
Звязаная інфармацыя
- Спецыфікацыі інтэрфейсу Avalon
Ядро IP-сігналаў дэкодэра Erasure
Гадзіннік і сігналы скіду
| Імя | Тып Avalon-ST | Напрамак | Апісанне |
| clk_clk | clk | Увод | Асноўныя сістэмныя гадзіны. Усё ядро IP працуе на нарастаючым фронце clk_clk. |
| скід_скід_н | скінуць_н | Увод | Актыўны нізкі сігнал, які скідае ўсю сістэму пры сцвярджэнні. Вы можаце падаць гэты сігнал асінхронна.
Аднак вы павінны адмяніць яго сінхронна з сігналам clk_clk. Калі ядро IP аднаўляецца пасля скіду, пераканайцеся, што даныя, якія яно атрымлівае, з'яўляюцца поўным пакетам. |
Уваходныя і выходныя сігналы інтэрфейсу Avalon-ST
| Імя | Тып Avalon-ST | Напрамак | Апісанне |
| у_гатове | гатовы | Выхад | Сігнал гатоўнасці перадачы даных, які паказвае, што прыёмнік гатовы да прыёму даных. Інтэрфейс прыёмніка кіруе сігналам in_ready для кіравання патокам даных праз інтэрфейс. Інтэрфейс паглынальніка захоплівае сігналы інтэрфейсу даных па нарастаючаму фронту CLK. |
| не_сапраўдны | сапраўдны | Увод | Дадзеныя сапраўдны сігнал, каб паказаць сапраўднасць дадзеных сігналаў. Калі вы заяўляеце сігнал in_valid, сігналы інтэрфейсу дадзеных Avalon-ST з'яўляюцца сапраўднымі. Калі вы адмяняеце сігнал in_valid, сігналы інтэрфейсу дадзеных Avalon-ST з'яўляюцца несапраўднымі і іх трэба ігнараваць. Вы можаце падаць сігнал in_valid кожны раз, калі даныя даступныя. Аднак прыёмнік захоплівае даныя з крыніцы толькі тады, калі ядро IP сцвярджае сігнал in_ready. |
| у_дадзеных[] | дадзеныя | Увод | Увод даных, якія змяшчаюць сімвалы кодавых слоў. Сапраўдны толькі тады, калі заяўлена in_valid. Сігнал in_data - гэта вектар, які змяшчае C x ПАР сімвалы. Калі ПАР < N, кодавае слова кожнага канала паступае на працягу некалькіх цыклаў. |
| у_эпоху | дадзеныя | Увод | Увод даных, які паказвае, якія сімвалы з'яўляюцца сціранымі. Сапраўдны толькі тады, калі заяўлена in_valid. Гэта вектар, які змяшчае C x ПАР біты. |
| па-за_гатоўнасцю | гатовы | Увод | Сігнал гатоўнасці перадачы даных, які паказвае, што ніжэйстаячы модуль гатовы да прыёму даных. Крыніца прадастаўляе новыя даныя (калі яны ёсць), калі вы выстаўляеце сігнал out_ready, і спыняе прадастаўленне новых даных, калі вы адмяняеце сігнал out_ready. |
| несапраўдны | сапраўдны | Выхад | Справядлівы сігнал дадзеных. Ядро IP заяўляе аб высокім узроўні сігналу out_valid кожны раз, калі сапраўдны выхад на out_data. |
| выходныя_дадзеныя | дадзеныя | Выхад | Змяшчае дэкадзіраваны выхад, калі ядро IP заяўляе сігнал out_valid. Выпраўленыя сімвалы знаходзяцца ў тым жа парадку, у якім яны ўводзяцца. Гэта вектар, які змяшчае C x N сімвалы. |
| з_памылка | памылка | Выхад | Пазначае кодавае слова, якое нельга выправіць. |
- Заяўлены сігнал in_valid паказвае на сапраўдныя даныя.
- Кожнае кодавае слова можа паступаць на працягу некалькіх цыклаў у залежнасці ад параметра паралелізму. Дызайн адсочвае структуру ўводу, таму не патрабуе межаў пакетаў на інтэрфейсе. Колькасць каналаў у канструкцыі паралельна павялічвае прапускную здольнасць шляхам рэплікацыі функцыянальных блокаў для ўсіх адначасовых каналаў. Гэтая канструкцыя не выкарыстоўвае шматканальную падтрымку інтэрфейсу Avalon-ST.
- Калі дэкодэр сцвярджае сігнал out_valid, ён забяспечвае сапраўдныя даныя на out_data.
- Ён выводзіць C кодавых слоў за цыкл, дзе C - колькасць паралельных каналаў. Ядро IP выдае сігнал out_error, калі яно атрымлівае кодавае слова, якое не падлягае выпраўленню, г. зн.: калі ядро IP перавышае магчымасці карэкцыі сцірання
Эталонны дызайн дэкодэра Erasure
Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.
Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.
Дакументы / Рэсурсы
 |
Эталонны дызайн дэкодэра intel Erasure Decoder [pdfІнструкцыі Эталонны дызайн дэкодэра Erasure, дэкодэр Erasure, Reference Decoder Erasure |
